پیوند هیبریدی (Hybrid bonding)، یعنی همان تکنیک اتصال مسبهمس که جایگزین میکروبرمهای لحیمکاری در پشتههای تراشه سهبعدی میشود، در حال حاضر در تولید انبوه تراشههای منطقی قرار دارد و استفاده از آن برای حافظه به تعویق افتاده است. شرکت تسمیسی (TSMC) فاصله اتصال (Pitch) پلتفرم SoIC خود را از ۹ میکرون به ۶ میکرون رسانده و مسیری را برای رسیدن به ۴.۵ میکرون تا سال ۲۰۲۹ ترسیم کرده است؛ شرکت اینتل (Intel) ارسال پیوند هیبریدی Foveros Direct را در پردازنده سرور Clearwater Forest خود در نیمه اول سال ۲۰۲۶ آغاز کرد و شرکت ایامدی (AMD) از زمان اولین قطعات 3D V-Cache از این فناوری در حجم بالا استفاده کرده است. با این حال، تصمیم کمیته JEDEC در اوایل سال جاری میلادی مبنی بر افزایش محدودیت ارتفاع پشته حافظه HBM به حافظه HBM4 اجازه میدهد تا روی فناوری میکروبرم کمپیچیدهتر و ارزانتر باقی بماند، که ورود پیوند هیبریدی را به حافظه با پهنای باند بالا به تعویق میاندازد و اکنون قرار است در نسلهای HBM4E و HBM5 در اواخر دهه جاری میلادی معرفی شود.
این تکنیک با پولیش کردن دو دای به صورت کاملاً تخت کار میکند، سپس پدهای مسی و دیالکتریک اطراف آنها مستقیماً تحت حرارت و فشار بدون هیچ برم لحیمکاری در میان آنها به یکدیگر متصل میشوند. از آنجا که هیچ برم لحیمکاری برای فروپاشی وجود ندارد، اتصالات را میتوان بسیار فشردهتر در کنار هم قرار داد. شرکت ایامدی (AMD) به تراکمی حدود ۱۵ برابر اتصال سنتی پشتهسازی میکروبرم 2.5D اشاره کرده است و ارقام ارائه شده در سمپوزیوم فناوری تسمیسی (TSMC) در سال ۲۰۲۶، پیوند هیبریدی چهرهبهچهره را در حدود ۱۴,۰۰۰ سیگنال در هر میلیمتر مربع در مقایسه با حدود ۱,۵۰۰ سیگنال برای پشتهسازی از طریق سیلیکون از طریق چهرهبهپشت نشان میدهد.
ویفر به ویفر، دای به ویفر و نرخ بهرهوری
میکروبرمها از نظر تاریخی با فواصل حدود ۴۰ میکرون کار میکردند و برای آخرین حافظهها به سمت ۱۰ میکرون فشرده شدهاند. با این حال، پیوند هیبریدی از جایی که میکروبرمها تمام میشوند شروع میشود و به کوچکسازی ادامه میدهد: لبه پیشرو اکنون در ۶ میکرون است، نسلهای ۴.۵ و ۳ میکرونی در حال توسعه هستند و فواصل زیر میکرون در تحقیقات نشان داده شدهاند. هر قدم رو به پایین، تعداد اتصالات عمودی بین پشتههای تراشه را چند برابر میکند و به یک دای کش یا یک تایل محاسباتی اجازه میدهد تا به گونهای رفتار کند که گویی بخشی از تراشه است تا یک جزء جداگانه که در سراسر یک پکیج سیمکشی شده است.
این روش به دو رویکرد مختلف تقسیم میشود: ویفر به ویفر و دای به ویفر. پیوند ویفر به ویفر دو ویفر کامل الگوبرداری شده را به صورت چهرهبهچهره به هم متصل میکند و بعد از آن آنها را برش میدهد، که باریکترین فاصله و سریعترین تولید را امکانپذیر میکند زیرا تراز کردن یک بار در مقیاس ویفر اتفاق میافتد. شرکتهای Imec و EV Group فاصله ۲۰۰ نانومتری ویفر به ویفر را با همپوشانی پس از پیوند زیر ۴۰ نانومتر در کنفرانس ECTC در ماه می نشان دادند. محدودیت در اینجا این است که هر دو ویفر باید دارای دایهایی با اندازه یکسان باشند و هر دای متصل میشود، از جمله دایهای معیوب، بنابراین یک دای خراب روی هر یک از ویفرها جفت را خراب میکند.
در مقابل، پیوند دای به ویفر، دایهای فرد و از پیش آزمایششده را روی یک ویفر قرار میدهد — که این همان چیزی است که پشتههای چیپلت و HBM به آن نیاز دارند — زیرا امکان انتخاب دای سالم شناختهشده (Known-Good-Die) و ترکیب اندازههای مختلف دای و گرههای پردازشی را فراهم میکند. از نظر بهرهوری با دای به ویفر جریمهای وجود دارد زیرا هر دای به جای یک مرحله در مقیاس ویفر، به صورت توالی انتخاب، تراز و جایگذاری میشود.
بهترین فاصله دای به ویفر نشان داده شده در ECTC 2026 توسط CEA-Leti، برابر با ۱ میکرون بود که تقریباً پنج برابر گشادتر از رکورد ویفر به ویفر است. از آنجا که دایها یک به یک قرار میگیرند، سرعتی که دستگاه پیوند زن با آن کار میکند، محدودیتی را برای تعداد تراشههایی که میتواند تولید کند تعیین میکند. شرکتهای Applied Materials و Besi به حدود ۱,۶۰۰ جایگذاری دای در ساعت روی پلتفرم Kinex اشاره میکنند و دستگاههای پیوند زن Besi Chameo نزدیک به ۲,۰۰۰ تراشه در ساعت ارزیابی میشوند، در حالی که نسل بعدی با هدف دقت جایگذاری ۵۰ نانومتری برای رسیدن به فواصل ریزتر است.
دستیابی به پیوند هیبریدی دشوار است، زیرا دو سطح باید تقریباً کاملاً تخت و تمیز باشند. دیالکتریک از طریق نیروهای واندروالس در تماس میچسبد، بنابراین سطح پولیششده میتواند حداکثر حدود ۰.۲ نانومتر تغییر کند و پدهای مسی باید چند نانومتر پایینتر از آن بنشینند، به اندازه کافی نزدیک که وقتی پشته تا دمای ۲۰۰ تا ۳۰۰ درجه سانتیگراد گرم میشود، به داخل تماس تورم پیدا کنند. یک ذره منفرد کوچکتر از یک میکرون، سطوح را دور نگه میدارد و شکافی را ایجاد میکند که بسیاری از پدها را به طور همزمان در بر میگیرد. بنابراین تمیز و تخت نگه داشتن ویفر در طول مرحله پولیش (که به عنوان تختهسازی شیمیایی-مکانیکی شناخته میشود) برای بازدهی خوب بسیار مهم است.
سیستم SoIC شرکت تسمیسی و Foveros Direct اینتل
از نظر اینکه چه کسی در پیوند هیبریدی پیشتاز است، پلتفرم سیستم روی تراشههای مجتمع (SoIC) شرکت تسمیسی (TSMC) از نظر حجم پیشتاز است. این شرکت در سمپوزیوم فناوری آمریکای شمالی خود در سال ۲۰۲۶، نقشه راه فاصله اتصال را ارائه داد که از ۹ میکرون در سال ۲۰۲۳ به ۶ میکرون در سال ۲۰۲۵ و ۴.۵ میکرون تا سال ۲۰۲۹ حرکت میکند و نسل دوم SoIC پیوند چهرهبهچهره را در بالای پشتهسازی چهرهبهپشت که نسل اول پشتیبانی میکرد، اضافه میکند. نقشه راه پشتهسازی گره به موازات از N3P-on-N4 امروز به سمت N2P-on-N2P تا سال ۲۰۲۸ و A14-on-A14 تا سال ۲۰۲۹ اجرا میشود.
با SoIC، پشته پیوند خورده هیبریدی ابتدا به عنوان یک بلوک عمودی ساخته میشود و سپس در کنار HBM روی یک اینترپوزر سیلیکونی در یک ماژول CoWoS قرار میگیرد، ترکیبی که صنعت آن را 3.5D مینامد. شتابدهنده MI300 شرکت ایامدی (AMD) مورد مرجع است که دایهای محاسباتی و ورودی/خروجی را قبل از مونتاژ در CoWoS با حافظه خود با پیوند هیبریدی پشته میکند. SoIC تراکم عمودی فرانتاند را مدیریت میکند؛ CoWoS یکپارچهسازی جانبی بکاند با حافظه را مدیریت میکند.
ظرفیت به آرامی در حال رشد است و شرکت تسمیسی (TSMC) سایت Chiayi AP7 خود را به عنوان بزرگترین پردیس بستهبندی پیشرفته خود میسازد. خروجی برای سال ۲۰۲۶ هدفگذاری شده است و تحلیلگران در TrendForce تخمین زدهاند که ظرفیت SoIC سال به سال از چند هزار ویفر در ماه در سال ۲۰۲۴ تقریباً دو برابر شود. مشتریان شامل شرکت ایامدی (AMD) هستند که شتابدهندههای 3D V-Cache و MI300 آنها اولین محصولات حجیم SoIC بودند و پردازنده Fujitsu Monaka ساخته شده توسط Broadcom.
در همین حال، پیادهسازی پیوند هیبریدی اینتل، یعنی Foveros Direct، با Clearwater Forest، پردازنده سرور Xeon 6+ ساخته شده روی گره 18A و به نمایش گذاشته شده در MWC در ماه مارس، به حجم بالایی رسید. این طراحی از فاصله اتصال مسبهمس ۹ میکرونی برای اتصال تایلهای محاسباتی و ورودی/خروجی روی تایلهای پایه که به عنوان یک اینترپوزر فعال عمل میکنند، استفاده میکند و اینتل نسل دوم را توصیف کرده است که فاصله ۳ میکرونی را هدف قرار میدهد. فعالسازی این مورد در یک گره منطقی لبه پیشرو نیازمند یک نوع فرآیند اختصاصی، 18A-PT بود که از طریق سیلیکون viaها (TSVs) و پشتیبانی پیوند را که 18A استاندارد حمل نمیکند، اضافه میکند. تغییر از Foveros قبلی اینتل، که از میکروبرمهای لحیمکاری در سراسر چیپلتهای پردازنده گرافیکی Ponte Vecchio استفاده میکرد، به پیوند مس مستقیم، یک تغییر نسلی است که اکنون در سراسر محصولات سرور آن در حال اجرا است.
تأخیر غیرمنتظره HBM
این فرض به طور گسترده وجود داشت که حافظه HBM، حافظه پشتهشدهای که در کنار هر شتابدهنده هوش مصنوعی قرار دارد، بزرگترین بازار حجیم پیوند هیبریدی خواهد بود. این وضعیت در ماه ژانویه تغییر کرد وقتی که کمیته JEDEC محدودیت ارتفاع پشته HBM را از ۷۲۰ به ۷۷۵ میکرون افزایش داد و فضای اضافی به این معنی است که پشتههای ۱۶ طبقه HBM4 بالاخره میتوانند با میکروبرمها مونتاژ شوند. با فاصله پد HBM4 در ۱۰ میکرون، گزارشهای SemiEngineering خاطرنشان کرد که انتقال به پیوند هیبریدی در آن فاصله هنوز از نظر اقتصادی منطقی نیست.
شرکت SK hynix این منطق را در برنامهریزی خود منعکس کرده است و طبق گزارشها برای حافظه ۱۶ طبقه HBM4 به زیرسازی قالبگیری شده با جریان مجدد انبوه پیشرفته پایبند است در حالی که پیوند هیبریدی را به عنوان پشتیبان نگه میدارد و به تأیید نمونههای پیوند خورده هیبریدی ۱۲ طبقه برای نسلهای بعدی ادامه میدهد. این شرکت نمونه HBM4 شانزده لایهای را در CES 2026 به نمایش گذاشت که بدون پیوند کاملاً هیبریدی که بسیاری انتظار داشتند این نسل به آن نیاز داشته باشد، ساخته شده است. نتیجه، اولین حضور پیوند هیبریدی HBM را به سمت HBM4E و HBM5 سوق میدهد که انتظار میرود در حدود سال ۲۰۲۷ تا اواخر دهه جاری میلادی باشد، جایی که پشتههای بلندتر و فواصل فشردهتر در نهایت باعث میشوند روشهای پیوند قدیمیتر فضای کافی نداشته باشند.
در همین حال، سازندگان حافظه بدون توجه به این موضوع ظرفیت بستهبندی را میسازند. شرکت SK hynix در حال سرمایهگذاری ۳.۸۷ میلیارد دلاری در یک کارخانه بستهبندی پیشرفته در ایندیانا با هدف تولید در سال ۲۰۲۸ است و شرکت Micron در اوایل سال گذشته عملیات اجرایی یک تأسیسات بستهبندی پیشرفته HBM ۷ میلیارد دلاری را در سنگاپور آغاز کرد که خروجی آن در حدود سال ۲۰۲۷ انتظار میرود. آن کارخانهها برای حجمهایی که پیوند هیبریدی در نهایت حمل خواهد کرد اندازه گرفته شدهاند، حتی با وجود اینکه اولین نسل HBM4 روی اتصال قدیمیتر ارسال میشود، به این معنی که تعهدات تجهیزات جلوتر از تاریخ استقرار تأیید شده فناوری در حافظه اجرا میشود.
شرکت سامسونگ (Samsung) نیز از سمت حافظه همین کار را انجام میدهد. خانواده بستهبندی SAINT آن شامل SAINT-D است که DRAM را مستقیماً روی یک دای منطقی پشته میکند و این شرکت درباره طراحی HBM4 بدون بافر بحث کرده است که دای پایه جداگانه را حذف میکند و دایهای منطقی سفارشی HBM طبق گزارشها برای نمونههای سال ۲۰۲۷ به فرآیند ریختهگری ۲ نانومتری خود منتقل میشوند. سامسونگ در GTC در ماه مارس ادعا کرد که پیوند هیبریدی مقاومت حرارتی را بیش از ۲۰٪ در مقایسه با پیوند ترموپرشس کاهش میدهد.
یکی دیگر از موانع در برابر این جدول زمانی، مالکیت معنوی است. شرکت Adeia، که دارای سبد بزرگی از پتنتهای پیوند است، سال گذشته از شرکت ایامدی (AMD) شکایت کرد و ادعا کرد که پیوند هیبریدی پشت 3D V-Cache ۱۰ پتنت آن را نقض میکند.
کشور چین این تکنیک را به عنوان راهی برای دور زدن عدم دسترسی خود به لیتوگرافی پیشرفته دنبال میکند. با محدود شدن شرکت SMIC به تولید کلاس ۱۴ نانومتری و قطع ارتباط با EUV نسل بعدی، محققان داخلی پیوند هیبریدی سهبعدی را به عنوان مسیری برای عملکرد رقابتی با پشتهسازی منطق قدیمیتر و DRAM شناسایی کردهاند و ادعاهای عمومی مبنی بر قطعات ۱۴ نانومتری جفت شده با DRAM داخلی با هدف رقابت با پردازندههای گرافیکی بسیار جدیدتر وجود دارد. با توجه به اینکه صحبت از چین است، آن ادعاها همچنان ادعا باقی میمانند و هیچ ریختهگری تولید انبوه حافظه منطقی پیوند خورده هیبریدی را در چین نشان نداده است.
تلاش و تقلا برای ابزارها
از نظر ابزارآلات، شرکتهای Applied Materials و Besi، شرکای تجهیزات پیوند هیبریدی از سال ۲۰۲۰، سیستم پیوند دای به ویفر Kinex خود را در اواخر سال گذشته راهاندازی کردند که به عنوان اولین دستگاه پیوند هیبریدی دای به ویفر کاملاً یکپارچه ترکیبکننده آمادهسازی سطح، پیوند و مترولوژی معرفی شد. شرکت Applied Materials سهام سهام در Besi گرفته است و گزارشهای ماه مارس Besi را در مرکز علاقه تصاحب از سوی شرکتهای Lam Research و Applied Materials قرار داد، که نشانه این است که بازار ابزار پیوند چقدر مهم شده است زیرا پذیرش منطق افزایش مییابد و پذیرش حافظه پشت آن مرحلهبندی میشود.
ردیابی تحلیلگران درآمد پیوند هیبریدی Besi را در مسیری به سمت حدود ۴۷۶ میلیون یورو تا سال ۲۰۲۶ قرار داد که از حدود ۳۶ میلیون یورو در سال ۲۰۲۳ افزایش یافته است، با سفارشات نیمه دوم سال ۲۰۲۵ که بیش از ۶۰٪ در مقایسه با نیمه اول در رزروهای خط تولید اولیه HBM4 افزایش یافته است. فروشندگان ابزار رقیب در کنار آن در حال حرکت هستند: شرکت ASMPT با EV Group در زمینه پیوند هیبریدی همکاری کرده است و SK hynix با Hanwha Semitech روی ابزارهای پیوند با هدف راهاندازی تجاری HBM در سال ۲۰۲۷ کار میکند. مقیاس خالص این ساخت تجهیزات نشانهای روشن است که صنعت پیوند هیبریدی را به عنوان یک قطعیت درمان میکند، حتی در مواردی که محصولاتی که از آن استفاده خواهند کرد هنوز سالها فاصله دارند.
پیوند هیبریدی قبلاً در تولید انبوه قرار دارد، اما قابلیت آن از پذیرش آن پیشی گرفته است. شرکت تسمیسی (TSMC) فاصله ۶ میکرونی را ارائه میدهد در حالی که جدیدترین مشتری فاش شده آن در ۹ میکرون ارسال میکند؛ اینتل در ۹ میکرون با ۳ میکرون روی نقشه راه ارسال میکند؛ و بازار حافظهای که قرار بود آن را به صورت عمودی مصرف کند، یک نسل دیگر روی میکروبرمها خریداری کرده است. دو چیز نشان خواهد داد که به کجا میرود - آیا هیچ محصول منطقی پیشرویی به زیر ۹ میکرون در حجم کاهش مییابد یا خیر، و آیا HBM4E اولین استفاده واقعی پیوند هیبریدی در حافظه را قبل از پایان دهه نشان میدهد یا خیر.
منبع: tomshardware.com