نقشه راه اپتیک هم‌بسته‌بندی (CPO): رویکرد TSMC، اینتل، سامسونگ و گلوبال‌فاندریز

نیازهای خوشه‌های هوش مصنوعی اتصال نوری را برای ارتباطات مقیاس‌پذیر کاربردی کرده است، اما با افزایش نیاز به پهنای باند، اتصال نوری برای اتصالات مقیاس‌پذیر در حال تبدیل شدن به یک ضرورت است. در نتیجه، صنعت در حال انتقال رابط‌های نوری به نزدیکی پردازنده‌های مرکزی (CPU) و واحدهای پردازش گرافیکی (GPU)، از فرستنده-گیرنده پنل جلو به خود پکیج از طریق اپتیک هم‌بسته‌بندی (CPO) و در نهایت به طور مستقیم درون پکیج پردازنده است.

اتصال نوری دهه‌هاست که مورد استفاده قرار می‌گیرد، زیرا پیوندهای الکتریکی نمی‌توانند داده‌ها را به طور کارآمد و قابل اعتماد در فواصل طولانی با نرخ انتقال داده بالا منتقل کنند. با این حال، هزینه و پیچیدگی قطعات نوری، استفاده از آن‌ها را به ارتباطات دوربرد محدود کرده بود.

اهمیت CPO در حال افزایش است زیرا اینترکانکت‌های الکتریکی دیگر به سرعت پردازنده‌های هوش مصنوعی مقیاس‌پذیر نیستند و تأمین هزاران شتاب‌دهنده در یک مرکز داده نیازمند افزایش تصاعدی پهنای باند ارتباطی است. در یک معماری شبکه نوری سنتی، پردازنده یا سوییچ ASIC به صورت الکتریکی با یک فرستنده-گیرنده نوری قابل اتصال واقع در پنل جلویی یک سرور یا سوییچ ارتباط برقرار می‌کند. با این حال، با افزایش سرعت سیگنال‌دهی به ۲۰۰ گیگابیت بر ثانیه تا ۴۰۰ گیگابیت بر ثانیه در هر لین و فراتر از آن، انتقال سیگنال‌های الکتریکی روی مسیریابی‌های مسی طولانی PCB روی مادربرد به دلیل تلفات درج بیشتر، مصرف انرژی بیشتر و الزامات سخت‌گیرانه‌تر یکپارچگی سیگنال، به طور فزاینده‌ای ناکارآمد می‌شود.

اگرچه از نظر فنی امکان‌پذیر است، اما نیازمند استفاده از مواد بهتر، ریتایمرها، پردازش جبران‌سازی پیچیده و مدارهای اکولایزاسیون است که هزینه زیرساخت سرور و مصرف برق آن را افزایش می‌دهد. فناوری CPO موتورهای نوری را در کنار پردازنده یا سوییچ ASIC قرار می‌دهد تا مسیر الکتریکی را قبل از تبدیل سیگنال‌ها به نور کوتاه کند، به این معنی که مصرف برق به ازای هر بیت منتقل شده کاهش، چگالی پهنای باند افزایش و مقیاس‌پذیری قابل پیش‌بینی حاصل می‌شود. در نتیجه، CPO به طورزاینده‌ای به عنوان یک فناوری ضروری برای زیرساخت هوش مصنوعی نسل آینده تلقی می‌شود.

از آنجا که هوش مصنوعی به عنوان یک روند کلان بزرگ در نظر گرفته می‌شود، CPO فراگیر خواهد شد؛ ده‌ها شرکت در اکوسیستم CPO فعالیت می‌کنند که شامل ریخته‌گری‌ها، شرکت‌های بسته‌بندی و تست نیمه‌هادی برونسپاری‌شده (OSAT)، استارتاپ‌های ورودی/خروجی نوری، تولیدکنندگان لیزر، تأمین‌کنندگان فیبر، خانه‌های بسته‌بندی و فروشندگان شبکه هستند.

از آنجا که فروشندگان زیادی با اهداف مختلف و استراتژی‌های متفاوت وجود دارند، در این مقاله خود را به شرکت‌هایی محدود می‌کنیم که در واقع محصولات را تولید می‌کنند و نقشه‌های راه آن‌ها منعکس‌کننده قابلیت‌های تکنولوژیک آن‌ها است. تا کنون، تنها چهار ریخته‌گری استراتژی‌های تولید معنادار CPO را به طور عمومی بیان کرده‌اند: اینتل فاندری (Intel Foundry)، گلوبال‌فاندریز (GlobalFoundries)، سامسونگ فاندری (Samsung Foundry) و تی‌اس‌ام‌سی (TSMC).

این چهار شرکت هر کدام نشان‌دهنده چهار استراتژی مختلف CPO هستند و برنامه‌های بسیار متمایزی برای آینده دارند، بنابراین برنامه‌ها و قابلیت‌های آن‌ها ممکن است مستقیماً قابل مقایسه نباشد. با این حال، بررسی عرضه‌های آن‌ها ایده‌ای درباره اینکه صنعت از دیدگاه ریخته‌گری‌های واقعی به کجا می‌رود به ما می‌دهد.

تی‌اس‌ام‌سی (TSMC): فناوری COUPE برای همه‌چیز

تی‌اس‌ام‌سی (TSMC) به طور تاریخی به عنوان تأمین‌کننده محصول در بازار اتصال نوری غایب بوده است. با این حال، با کار کردن بر روی فوتونیک سیلیکونی برای سال‌های متمادی، اکنون دارای گسترده‌ترین اکوسیستم و نقشه راه تولید با موتور فوتونیک یونیورسال فشرده (COUPE) خود است.

نقشه راه فناوری فوتونیک سیلیکونی تی‌اس‌ام‌سی در حال حاضر دارای سه مرحله است که از یک موتور نوری ۱.۶ ترابیت بر ثانیه با اپتیک قابل اتصال متعارف تا یک موتور نوری ۱۲.۸ ترابیت بر ثانیه واقع در درون یک پکیج پردازنده امتداد دارد. نقشه راه COUPE به شدت با فناوری‌های بسته‌بندی پیشرفته این شرکت و تکامل مدولاتورهای میکرو-حلقه (MRM) که نور را مدوله می‌کنند و مستقیماً بر عملکرد تأثیر می‌گذارند، جفت شده است. در نتیجه، چندین مشتری تی‌اس‌ام‌سی (مانند انویدیا (Nvidia)) استراتژی‌های فوتونیک سیلیکونی خود را پیرامون تکامل COUPE برنامه‌ریزی می‌کنند.

فاز اول نقشه راه که COUPE روی PCB نامیده می‌شود، بر روی فناوری COUPE متکی است که یک مدار مجتمع الکترونیکی (EIC) ۶۵ نانومتری را با یک مدار مجتمع فوتونیک (PIC) با استفاده از فناوری اتصال SoIC-X این شرکت پیوند می‌دهد. پیاده‌سازی اولیه ماژول‌های نوری OSFP (Octal Small Form-factor Pluggable) را هدف قرار داده و پهنای باند ۱.۶ ترابیت بر ثانیه (دو برابر توان عملیاتی راهکارهای اترنت مسی، همراه با دو برابر بهره‌وری انرژی در مقایسه با مس) را ارائه می‌دهد. بنابراین، نسل اول COUPE خارج از محدوده این مقاله است. تی‌اس‌ام‌سی می‌گوید رابط SoIC-X دارای امپدانس بسیار پایینی است و مصرف برق کمتری را در سرعت‌های بالای سیگنال‌دهی امکان‌پذیر می‌سازد.

نسل دوم که با نام COUPE روی زیربنا (COUPE on substrate) شناخته می‌شود، نشان‌دهنده گذار تی‌اس‌ام‌سی از اپتیک قابل اتصال متعارف به اپتیک هم‌بسته‌بندی (CPO) است. در این مرحله، COUPE با فناوری بسته‌بندی پیشرفته تراشه روی ویفر روی زیربنا (CoWoS) این شرکت یکپارچه شده و با یک سوییچ شبکه ASIC هم‌بسته‌بندی می‌شود. این معماری اتصال متقابل نوری در سطح مادربرد را با پهنای باند کل تا ۶.۴ ترابیت بر ثانیه، دو برابر بهره‌وری انرژی و ۱۰ برابر تاخیر کمتر در مقایسه با راهکارهای قابل اتصال موجود امکان‌پذیر می‌کند که برای طیف وسیعی از کاربردها مانند سوییچ‌های NVLink، اترنت و InfiniBand فوق‌العاده است.

فاز سوم که COUPE روی اینترپوسر (COUPE on interposer) نامیده می‌شود، فوتونیک سیلیکونی را حتی بیشتر به قالب‌های محاسباتی نزدیک می‌کند: یک موتور نوری ۱۲.۸ ترابیت بر ثانیه مستقیماً در پکیج پردازنده یکپارچه می‌شود تا نهایت پهنای باند و مقیاس‌پذیری را فراهم کند. فراتر از دو برابر کردن مجدد پهنای باند، این شرکت انتظار دارد که این معماری ۵ برابر بهره‌وری انرژی و ۲۰ برابر تاخیر کمتر در مقایسه با راهکارهای قابل اتصال مورد استفاده امروز ارائه دهد. این امر آن را به ویژه برای استفاده توسط شرکت‌های هایپراسکیلر که خوشه‌هایی متشکل از هزاران شتاب‌دهنده را می‌سازند، جذاب خواهد کرد. متأسفانه، تی‌اس‌ام‌سی این فاز را به عنوان اکتشافی توصیف کرده و جدول زمانی تجاری‌سازی آن را فاش نکرده است.

برنامه اصلی COUPE این است که موتور نوری را تا حد امکان به محاسبات نزدیک کند. با این حال، بعد دیگری در استراتژی فوتونیک سیلیکونی تی‌اس‌ام‌سی وجود دارد: تکامل خود دستگاه‌های فوتونیک، یعنی MRMهای یکپارچه شده در PICها. این شرکت قصد دارد اولین مدولاتور میکرو-حلقه ۲۰۰ گیگابیت بر ثانیه در هر لین (طول موج) جهان را در سال ۲۰۲۶ وارد تولید کند و سپس به مقیاس‌پذیری فناوری با MRMهای ۴۰۰ گیگابیت بر ثانیه، طول موج‌های نوری اضافی و یکپارچه‌سازی آرایه فیبر متراکم‌تر ادامه دهد. انتظار می‌رود این تکامل چگالی پهنای باند COUPE را از ۰.۵ ترابیت بر ثانیه بر میلی‌متر در سال ۲۰۲۶ به ۴ ترابیت بر ثانیه بر میلی‌متر تا سال ۲۰۳۰ افزایش دهد و بهبود ۸ برابری را طی چهار سال فراهم کند.

شایان ذکر است که تی‌اس‌ام‌سی نقشه راه MRM را جدا از تکامل بسته‌بندی COUPE ارائه می‌کند، که نشان می‌دهد پیشرفت‌ها در مدولاتورهای میکرو-حلقه نشان‌دهنده یک نقشه راه فناوری مستقل برای مدار مجتمع فوتونیک (PIC) است، نه اینکه به یک نسل بسته‌بندی خاص گره خورده باشد. این به‌طور بالقوه به این معنی است که محصولات آینده COUPE می‌توانند نسل‌های جدیدتری از MRMها را بدون توجه به اینکه موتور نوری روی یک PCB، زیربنای پکیج یا اینترپوسر سیلیکونی نصب شده است، اتخاذ کنند، اگرچه دومی احتمالاً با به حداقل رساندن فاصله الکتریکی بین قالب‌های محاسباتی و رابط‌های نوری، بیشترین مزایا را در سطح سیستم ارائه خواهد داد.

اینتل (Intel): اپتیک برای پردازنده‌های مرکزی، گرافیکی، DPUها و شتاب‌دهنده‌ها

اینتل دهه‌هاست که محصولات مختلفی را با اینترکانکت‌های نوری عرضه می‌کند و حتی در اواسط دهه ۲۰۱۰ راه‌حل‌های فوتونیک سیلیکونی خود را به پردازنده‌های زئون (Xeon) و زئون پای (Xeon Phi) متصل کرد. امروزه، نقشه راه عمومی CPO اینتل کمتر از TSMC صریح است، اما جهت‌گیری آن کاملاً واضح است: انتقال ورودی/خروجی نوری مستقیماً در کنار CPUها، GPUها، شتاب‌دهنده‌ها و در نهایت سایر چیپلت‌های محاسباتی. در همین حال، تا کنون، اینتل برنامه‌هایی را برای استفاده از فناوری CPO خود برای سوییچ‌ها رونمایی نکرده است.

استراتژی CPO اینتل تا حد زیادی بر روی چیپلت اینترکانکت محاسباتی نوری (OCI) آن متمرکز است، که یک زیرسیستم ورودی/خروجی نوری خودمختار است که هم EIC و هم PIC را بسته‌بندی می‌کند و می‌تواند با هر دستگاه محاسباتی با استفاده از یک رابط PCIe برای فعال کردن اتصال نوری با عملکرد بالا هم‌بسته‌بندی شود. اینتل اولین OCI را در سال ۲۰۲۴ به نمایش گذاشت. آن پیاده‌سازی اولیه از ۶۴ لین PCIe 5.0 با سرعت ۳۲ گیگابیت بر ثانیه در هر جهت برای اتصال به میزبان استفاده کرد و ۴ ترابیت بر ثانیه پهنای باند نوری دوطرفه را روی هشت جفت فیبر در فاصله حداکثر ۱۰۰ متر فراهم کرد. هر فیبر حامل هشت طول موج DWDM با فاصله ۲۰۰ گیگاهرتز بود و هر طول موج (لین) حدود ۳۲ گیگابیت بر ثانیه را منتقل می‌کرد (۸ جفت فیبر × ۸ طول موج × ۳۲ گیگابیت بر ثانیه = ۲۰۴۸ گیگابیت بر ثانیه در هر جهت).

پیاده‌سازی OCI در سال ۲۰۲۴ برای آزمایش فناوری خوب است، اما با لین‌های کند ۳۲ گیگابیت بر ثانیه، از نظر تجاری پذیرفته نشده است. در همین حال، این فناوری قبلاً اثبات و به نمایش گذاشته شده است. اینتل در حال حاضر روی نسل بعدی OCI خود با PICهای ۲۰۰G در هر لین کار می‌کند تا از برنامه‌های ۸۰۰ گیگابیت بر ثانیه و ۱.۶ ترابیت بر ثانیه پشتیبانی کند، اگرچه مشخص نیست چه زمانی آماده عرضه خواهد شد، زیرا اینتل هنوز معادل نقشه راه MRM تی‌اس‌ام‌سی را فاش نکرده است.

باید توجه داشت که پیاده‌سازی‌های آینده OCI که از پهنای باند ده‌ها ترابیت بر ثانیه پشتیبانی می‌کنند، می‌توانند با قالب‌های محاسباتی با استفاده از رابط‌های نسل بعدی PCIe 6.0 یا حتی پیوندهای بومی قالب‌به‌قالب UCIe هنگام ادغام در محصولات تجاری ارتباط برقرار کنند. علاوه بر این, اینتل می‌تواند به طور طبیعی چیپلت‌های OCI را با استفاده از فناوری‌های بسته‌بندی پیشرفته خود برای اطمینان از عملکرد بالا و توان مصرفی پایین یکپارچه کند.

همانطور که در بالا ذکر شد، تمرکز اینتل با OCI همیشه بر روی ادغام آن با CPUها، GPUها، DPUها، شتاب‌دهنده‌ها یا سایر دستگاه‌های محاسباتی بوده است، اما لزوماً سوییچ‌ها نیست. باید دید آیا نقشه راه سخت‌افزاری هوش مصنوعی نسل بعدی اینتل شامل سیلیکون سوییچینگ خواهد بود یا خیر، اما در حال حاضر، به نظر نمی‌رسد این شرکت سوییچ‌های نوری را با چیپلت‌های OCI خود هدف قرار داده باشد. از آنجا که OCI مستقل از پروتکل است، محدود کردن آن به دستگاه‌های محاسباتی یک محدودیت مصنوعی به نظر می‌رسد، اگرچه ما سرنخ کمی درباره استدلال اینتل پشت این تصمیم داریم.

سامسونگ فاندری (Samsung Foundry): پوشش همه‌چیز

استراتژی فوتونیک سیلیکونی سامسونگ فاندری مسلماً جامع‌ترین استراتژی در میان ریخته‌گری‌های پیشرو است. برخلاف اینتل که نقشه راه CPO آن روی چیپلت OCI برای ادغام با دستگاه‌های محاسباتی متمرکز است، یا تی‌اس‌ام‌سی که موتور نوری COUPE آن جزء دیگری از پلتفرم ریخته‌گری آن است، سامسونگ قصد دارد انواع دستگاه‌های اتصال نوری را ارائه دهد، از فرستنده‌های قابل اتصال در سال ۲۰۲۶، تا سوییچ CPO در آینده و تمام راه را تا موتورهای نوری روی اینترپوسر یک پکیج پردازنده در سال ۲۰۳۰. متأسفانه، سامسونگ اطلاعات زیادی را به صورت عمومی درباره برنامه‌های خود ارائه نمی‌دهد، بنابراین منبع اصلی اطلاعات ما اسلاید سامسونگ از یک کنفرانس منتشر شده توسط SemiVision خواهد بود.

امسال، سامسونگ فاندری قصد دارد یک پلتفرم PIC تجاری ارائه دهد که بر روی یک EIC و یک PIC نصب شده در کنار یکدیگر روی یک PCB برای اپتیک قابل اتصال متعارف متکی است. PIC از رابط‌های نوری کلاس ۱۰۰ گیگابیت بر ثانیه با استفاده از فناوری CWDM پشتیبانی خواهد کرد که برای فرستنده‌های نوری قابل اتصال سنتی به اندازه کافی خوب است (اگرچه سامسونگ پیاده‌سازی دقیق را مشخص نمی‌کند)، بنابراین هیچ نشانی از CPO در اینجا وجود ندارد.

در سال ۲۰۲۷، سامسونگ فاندری قصد دارد به نسل اول COUPE تی‌اس‌ام‌سی برسد و یک موتور نوری را ارائه دهد که یک EIC را در بالای یک PIC با استفاده از اتصال ترمو-کپرسیسیون (TCB) انباشته می‌کند. سامسونگ انتظار دارد بهره‌وری انرژی این نسل از حدود ۱۰ پیکوژول بر بیت برای پلتفرم اولیه PIC به ۵ پیکوژول بر بیت بهبود یابد، اگرچه سامسونگ چیزی درباره پهنای باند یا تاخیر نگفته است. موتور نوری مبتنی بر TCB سامسونگ به نظر می‌رسد یک محصول میانی بین PICهای تجاری و CPO واقعی باشد، بنابراین به طور کلی به اپتیک روی برد و فرستنده‌های قابل اتصال می‌پردازد.

تا سال ۲۰۲۸، سامسونگ فاندری قصد دارد موتورهای نوری را به زیربنای سوییچ‌های اترنت یا InfiniBand ASIC منتقل کند که این اولین CPO واقعی آن خواهد بود. این شرکت قصد دارد اتصال مس هیبریدی (HCB) را با گام‌های ۱۰ میکرومتری برای موتورهای نوری خود اتخاذ کند تا چگالی پهنای باند را بهبود بخشد. بر اساس اسلاید نقشه راه، برای رسیدگی به سوییچ‌های نسل آینده، سامسونگ آماده است تا سرعت لین‌های نوری را از ۱۰۰ گیگابیت بر ثانیه به ۲۰۰ گیگابیت بر ثانیه و در نهایت ۴۰۰ گیگابیت بر ثانیه افزایش دهد، اگرچه این شرکت فاش نمی‌کند که دقیقاً چه زمانی هر سطل سرعت معرفی خواهد شد (اگرچه به نظر می‌رسد ۴۰۰ گیگابیت بر ثانیه در سال‌های ۲۰۲۹ تا ۲۰۳۰ خواهد آمد) و همچنین فناوری مدولاتور زیرین یا سایر جزئیات در سطح دستگاه پشت این مقیاس‌گذاری را بیان نمی‌کند.

در سال ۲۰۲۹، سامسونگ فاندری سرانجام موتور نوری خود را روی یک اینترپوسر در کنار CPU/GPU/XPU یا سایر دستگاه‌های محاسباتی یکپارچه خواهد کرد که مصرف انرژی را به ۲ پیکوژول بر بیت کاهش می‌دهد در حالی که پهنای باند فوق‌العاده بالایی را فراهم می‌کند. سامسونگ این را «کلید در دست CPO» (CPO Turnkey) می‌نامد، که به این معنی است که چنین ادغامی به فناوری‌های بسته‌بندی خاص خود نیاز خواهد داشت. گام بعدی در نقشه راه سامسونگ «کلید در دست نسل بعدی CPO» نامیده می‌شود و عملاً کل زیرسیستم نوری - از جمله لیزرها - را در کنار محاسبات و حافظه یکپارچه می‌کند، که این نهایی‌ترین عرضه CPO آن خواهد بود که برای سال ۲۰۳۰ به بعد انتظار می‌رود.

در حالی که هدف نهایی سامسونگ فاندری برای ارائه راهکارهای CPO کلید در دست با یکپارچه‌سازی بالا واضح است، این شرکت همچنین قصد دارد دو پلتفرم تجاری برای فرستنده‌های نوری قابل اتصال ارائه دهد، شاید برای کاهش ریسک توسعه محصولات آینده خود و بهره‌برداری از تقاضای بالای اتصال نوری که امروز وجود دارد و در آینده نیز ادامه خواهد داشت.

گلوبال‌فاندریز (GlobalFoundries): یک پلتفرم سفارشی و ارائه‌دهنده مستقل OCI-MSA CPO

برخلاف اینتل فاندری، سامسونگ فاندری و تی‌اس‌ام‌سی، گلوبال‌فاندریز پردازنده‌های هوش مصنوعی، سوییچ‌های ASIC یا پکیج‌های پیشرفته را تولید نمی‌کند یا قصد تولید آن‌ها را ندارد. در عوض، هدف آن تبدیل شدن به یک ارائه‌دهنده اپتیک هم‌بسته‌بندی تجاری است که راهکارهای سفارشی CPO را که اتصال نوری (از جمله اتصال OCI-MSA) را برای پردازنده‌های ساخته شده توسط سایر تراشه‌سازان امکان‌پذیر می‌کنند، تولید و به فروش برساند.

تلاش فوتونیک سیلیکونی گلوبال‌فاندریز به اکتساب میکروالکترونیک IBM در سال ۲۰۱۵ برمی‌گردد که فناوری فوتونیک سیلیکونی و تیم‌های مهندسی IBM را وارد شرکت کرد. در طول سال‌ها، گلوبال‌فاندریز قابلیت‌های فوتونیک سیلیکونی خود را به آنچه در نهایت به پلتفرم GF Fotonix تبدیل شد گسترش داد و اخیراً، این شرکت AMF و InfiniLink را برای تقویت بیشتر قابلیت‌های تولید and طراحی خود خریداری کرد.

عنصر کلیدی استراتژی CPO گلوبال‌فاندریز، پلتفرم موتور نوری پیشرفته هم‌بسته‌بندی فوتونیک سیلیکونی (SCALE) آن است که شامل IP فوتونیک، فناوری‌های بسته‌بندی پیشرفته و یک معماری موتور نوری مرجع است که شامل EIC و PIC می‌شود. برخلاف چیپلت OCI اینتل، SCALE به مشتریان گلوبال‌فاندریز اجازه می‌دهد تا موتورهای نوری را مطابق با نیازهای خود سفارشی‌سازی کرده و توسط GF تولید کنند.

تحت این برنامه، گلوبال‌فاندریز PIC و EIC را با استفاده از فناوری‌های پردازشی خود تولید می‌کند و سپس آن‌ها را با استفاده از روش‌های خود در یک موتور نوری سازگار با OCI-MSA بسته‌بندی می‌کند. اگر EIC به یک گره پیشرفته نیاز داشته باشد که GF ندارد، می‌تواند به جای آن توسط یک ریخته‌گری دیگر ساخته شود و سپس توسط GF یکپارچه شود. سپس مشتریان موتور نوری را در کنار سوییچ‌های ASIC یا شتاب‌دهنده‌های هوش مصنوعی خود هم‌بسته‌بندی می‌کنند.

در حال حاضر، SCALE از انتقال CWDM و DWDM با استفاده از MRMهای ۵۰ و ۱۰۰ گیگابیت بر ثانیه واجد شرایط، فوتودیودهای یکپارچه و تشدیدکننده‌های حلقه زوجی پشتیبانی می‌کند. این پلتفرم عملکرد دوطرفه را با حداکثر ۱۶ لین DWDM در هر فیبر نشان داده است که از نظر تئوری درهایی را به روی پیوندهای نوری با حداکثر ۱.۶ ترابیت بر ثانیه پهنای باند در هر جهت باز می‌کند. در سمت یکپارچه‌سازی، از ادغام پیشرفته 2.5D و 3D با استفاده از TSVها و اتصال مسی با گام‌های از ۱۱۰ میکرومتر تا کمتر از ۴۵ میکرومتر پشتیبانی می‌کند که برای ادغام با استفاده از فناوری‌های CoWoS-S و CoWoS-L به اندازه کافی خوب است.

دقیقاً مانند اینتل با OCI خود، گلوبال‌فاندریز لزوماً مشتریان SCALE CPO خود را به فناوری‌های سیلیکونی یا بسته‌بندی خود محدود نمی‌کند. علاوه بر این، این شرکت به مشتریان خود اجازه می‌دهد تا موتورهای نوری خود را سفارشی‌سازی کنند در حالی که سازگاری با الزامات OCI-MSA را حفظ می‌کنند.

آینده CPO

اپتیک هم‌بسته‌بندی (CPO) قرار است به یک فناوری کلیدی برای زیرساخت هوش مصنوعی نسل آینده تبدیل شود زیرا اینترکانکت‌های الکتریکی سنتی برای همگام شدن با تقاضای پهنای باند پردازنده‌های هوش مصنوعی که به سرعت در حال توسعه هستند، تلاش می‌کنند.

در میان ریخته‌گری‌ها، تی‌اس‌ام‌سی، اینتل، سامسونگ فاندری و گلوبال‌فاندریز هر کدام استراتژی‌های متمایزی از CPO را توسعه داده‌اند که از موتورهای نوری تجاری گرفته تا چیپلت‌های ورودی/خروجی نوری و پلتفرم‌های CPO یکپارچه عمودی را شامل می‌شود.

با توجه به قابلیت‌های مختلف تراشه‌سازان قراردادی، نقشه‌های راه آن‌ها به طور قابل توجهی در هم محدوده و هم پیاده‌سازی متفاوت است، به طوری که برخی شرکت‌ها تلاش می‌کنند مشتریان را با یک پلتفرم اختصاصی قفل کنند و برخی دیگر درجه‌های مختلفی از آزادی را ارائه می‌دهند.

با این حال، همه آن‌ها یک هدف مشترک دارند: انتقال رابط‌های نوری به تدریج نزدیک‌تر به قالب‌های محاسباتی برای کاهش مصرف برق، افزایش چگالی پهنای باند و کاهش تاخیر برای نسل بعدی سیستم‌های هوش مصنوعی که به پهنای باند به طور قابل توجهی بیشتری نسبت به خوشه‌های امروزی نیاز خواهند داشت.